Transistores de efeito de campo (FET)

Experimente Nosso Instrumento Para Eliminar Problemas





O transistor de efeito de campo (FET) é um dispositivo eletrônico no qual um campo elétrico é usado para regular o fluxo de corrente. Para implementar isso, uma diferença de potencial é aplicada nos terminais da porta e da fonte do dispositivo, o que altera a condutividade entre o dreno e os terminais da fonte, fazendo com que uma corrente controlada flua através desses terminais.

FETs são chamados transistores unipolares porque eles são projetados para operar como dispositivos do tipo portadora única. Você encontrará diferentes tipos de transistores de efeito de campo disponíveis.



Símbolo

Os símbolos gráficos para JFETs de canal n e canal p podem ser visualizados nas figuras a seguir.

Você pode notar claramente que as marcas de seta que estão apontando para dentro para o dispositivo de canal n para indicar a direção na qual euG(corrente de porta) deve fluir quando a junção p-n foi polarizada para frente.



No caso de um dispositivo de canal p, as condições são idênticas, exceto a diferença na direção do símbolo de seta.

Diferença entre FET e BJT

O transistor de efeito de campo (FET) é um dispositivo de três terminais projetado para uma ampla gama de aplicações de circuito que complementam, em um nível excelente, aquelas do transistor BJT.

Embora você encontre variações significativas entre BJTs e JFETs, na verdade existem várias características de correspondência que serão discutidas nas discussões a seguir. A principal distinção entre esses dispositivos é que o BJT é um dispositivo controlado por corrente, conforme representado na Fig. 5.1a, enquanto o transistor JFET é um dispositivo controlado por tensão, conforme indicado na Fig. 5.1b.

Simplificando, o atual euCna Fig. 5.1a é uma função imediata do nível de IB. Para o FET a corrente I é uma função da tensão VGSdado ao circuito de entrada como demonstrado na Fig. 5.1b.

Em ambos os casos, a corrente do circuito de saída será governada por um parâmetro do circuito de entrada. Em uma situação, um nível de corrente e, na outra, uma tensão aplicada.

Assim como npn e pnp para transistores bipolares, você encontrará transistores de efeito de campo de canal n e canal p. Porém, você deve se lembrar que o transistor BJT é um dispositivo bipolar cujo prefixo bi- indica que o nível de condução é função de dois portadores de carga, elétrons e lacunas.

O FET, por outro lado, é um dispositivo unipolar isso depende exclusivamente da condução de elétrons (canal n) ou de lacunas (canal p).

A frase 'efeito de campo' pode ser explicada assim: todos nós estamos cientes do poder de um ímã permanente para atrair limalhas de metal em direção ao ímã sem nenhum contato físico. De forma bastante semelhante, dentro do FET, um campo elétrico é criado pelas cargas existentes que influenciam o caminho de condução do circuito de saída sem ter qualquer contato direto entre as grandezas controladoras e controladas. Provavelmente, uma das características mais importantes do FET é sua alta impedância de entrada.

Variando de uma magnitude de 1 a muitas centenas de megohms, ele ultrapassa significativamente as faixas normais de resistência de entrada das configurações BJT, um atributo extremamente importante durante o desenvolvimento de modelos de amplificador CA linear.

No entanto, o BJT carrega uma maior sensibilidade às variações no sinal de entrada. Ou seja, a mudança na corrente de saída é geralmente significativamente maior para BJTs do que FETs para a mesma quantidade de mudança em suas tensões de entrada.

Por causa disso, os ganhos de tensão CA padrão para amplificadores BJT podem ser muito maiores em comparação com os FETs.

De um modo geral, os FETs são consideravelmente mais resilientes termicamente do que os BJTs, e também são frequentemente menores em estrutura em comparação com os BJTs, o que os torna especificamente adequados para incorporação como circuito integrado (IC)salgadinhos.

As características estruturais de alguns FETs, por outro lado, podem permitir que sejam mais sensíveis aos contatos físicos do que os BJTs.

Mais relação BJT / JFET

  • Para um BJT VESTAR= 0,7 V é o fator importante para iniciar uma análise de sua configuração.
  • Da mesma forma, o parâmetro IG= 0 A é comumente a primeira coisa considerada para a análise de um circuito JFET.
  • Para a configuração BJT, euBmuitas vezes é o primeiro fator que se torna necessário ser determinado.
  • Da mesma forma, para o JFET, é normalmente o VGS.

Neste artigo estaremos focando em JFETs ou transistores de efeito de campo de junção, no próximo artigo discutiremos sobre transistor de efeito de campo semicondutor de óxido metálico ou MOS-FET.

CONSTRUÇÃO E CARACTERÍSTICAS DOS JFETs

Como aprendemos anteriormente, um JFET tem 3 derivações. Um deles controla o fluxo de corrente entre os outros dois.

Assim como os BJTs, também nos JFETs o dispositivo de canal n é usado com mais destaque do que as contrapartes do canal p, uma vez que dispositivos n tendem a ser mais eficientes e fáceis de usar em comparação com o dispositivo p.

Na figura a seguir, podemos ver a estrutura básica ou construção de um JFET de canal n. Podemos ver que a composição do tipo n forma o canal principal através das camadas do tipo p.

A parte superior do canal tipo n é unida através de um contato ôhmico com um terminal denominado dreno (D), enquanto a seção inferior do mesmo canal também é conectada por meio de um contato ôhmico com outro terminal denominado fonte (S).

O par de materiais do tipo p são ligados em conjunto com o terminal referido como a porta (G). Essencialmente, descobrimos que os terminais de dreno e fonte são unidos às extremidades do canal tipo n. O terminal da porta é unido a um par de material de canal p.

Quando não há tensão aplicada em um jfet, suas duas junções p-n não têm nenhuma condição de polarização. Nesta situação, existe uma região de depleção em cada junção, conforme indicado na figura acima, que se parece muito com uma região de diodo p-n sem polarização.

Analogia da Água

As operações de funcionamento e controle de um JFET podem ser entendidas por meio da seguinte analogia com a água.

Aqui, a pressão da água pode ser comparada com a magnitude da tensão aplicada do dreno em direção à fonte.

O fluxo de água pode ser comparado ao fluxo de elétrons. A boca da torneira imita o terminal de origem do JFET, enquanto a parte superior da torneira onde a água é forçada a entrar representa o Dreno do JFET.

O botão da torneira atua como o portão do JFET. Com a ajuda de um potencial de entrada, ele controla o fluxo de elétrons (carga) do dreno à fonte, assim como a torneira controla o fluxo de água na abertura da boca.

A partir da estrutura JFET, podemos ver que o dreno e os terminais da fonte estão nas extremidades opostas do canal n, e como o termo é baseado no fluxo de elétrons, podemos escrever:

VGS= 0 V, VDSAlgum valor positivo

Na Fig 5.4 podemos ver uma tensão positiva VDSaplicado em todo o canal n. O terminal da porta está diretamente ligado à fonte para criar uma condição VGS= 0V. Isso permite que a porta e os terminais da fonte tenham um potencial idêntico e resulta em uma região de depleção da extremidade inferior de cada material p, exatamente como vemos no primeiro diagrama acima com uma condição de não polarização.

Assim que uma tensão VDD(= VDS) é aplicada, os elétrons são puxados em direção ao terminal de dreno, gerando o fluxo convencional de corrente ID, conforme indicado na Fig 5.4.

A direção do fluxo da carga revela que o dreno e a corrente da fonte são iguais em magnitude (ID= EuS) De acordo com as condições descritas na Fig 5.4, o fluxo da carga parece bastante irrestrito e apenas afetado pela resistência do canal n entre o dreno e a fonte.

JFET no VGS = 0V e VDS = 0V

Você pode observar que a região de depleção é maior em torno da seção superior de ambos os materiais do tipo p. Essa diferença no tamanho da região é explicada de maneira ideal através da Fig. 5.5. Vamos imaginar que existe uma resistência uniforme no canal n, que pode ser dividida nas seções indicadas na Fig. 5.5.

Potenciais de polarização reversa variáveis ​​através da junção p-n de um JFET de canal n

O atual euDpode construir as faixas de tensão através do canal, conforme apontado na mesma figura. Como resultado, a região superior do material tipo p será polarizada reversamente em um nível de cerca de 1,5 V, com a região inferior sendo apenas polarizada reversamente em 0,5 V.

O ponto em que a junção p-n sofre polarização reversa ao longo de todo o canal dá origem a uma corrente de porta com zero amperes, conforme mostrado na mesma figura. Essa característica que leva a euG= 0 A é uma característica importante do JFET.

As VDSpotencial é aumentado de 0 para alguns volts, a corrente aumenta de acordo com a lei de Ohm e o gráfico de IDlinha 5DSpode parecer como comprovado na Fig. 5.6.

A linearidade comparativa da plotagem mostra que para as regiões de baixo valor de VDS, a resistência é basicamente uniforme. As VDSsobe e se aproxima de um nível conhecido como VP na Fig. 5.6, as regiões de depleção se alargam conforme mostrado na Fig. 5.4.

Isso resulta em uma redução aparente da largura do canal. A diminuição do caminho de condução leva ao aumento da resistência dando origem à curva da Fig. 5.6.

Quanto mais horizontal a curva fica, maior é a resistência, indicando que a resistência está chegando a “infinitos” ohms na região horizontal. Quando VDSaumenta a uma extensão em que parece que as duas regiões de depleção podem “entrar em contato” como mostrado na Fig. 5.7, dá origem a uma situação conhecida como pinch-off.

O valor pelo qual VDSdesenvolve esta situação é chamada de beliscão voltagem e é simbolizado por VPconforme apresentado na Fig. 5.6. Em geral, a palavra pinch-off é enganosa porque implica o atual IDé 'eliminado' e cai para 0 A. Conforme comprovado na Fig. 5.6, isso dificilmente parece evidente neste caso. euDretém um nível de saturação caracterizado como IDSSna Fig. 5.6.

A verdade é que um pequeno canal continua a existir, com uma corrente de concentração significativamente alta.

O ponto em que o ID não cai beliscão e preserva o nível de saturação conforme indicado na Fig. 5.6 é confirmado com a seguinte prova:

Uma vez que não há dreno, a corrente elimina a possibilidade de diversos níveis de potencial através do material do canal n para determinar as quantidades variáveis ​​de polarização reversa ao longo da junção p-n. O resultado final é a perda da distribuição da região de depleção que desencadeou beliscão começar com.

pinch-off VGS = oV, VDS = Vp

Conforme aumentamos VDSacima de VP, a região de contato próximo onde as duas regiões de depleção se encontrarão aumentará em comprimento ao longo do canal. No entanto, o nível de ID continua essencialmente inalterado.

Assim, o momento VDSé maior que Vp, o JFET adquire as características da fonte atual.

Conforme comprovado na Fig. 5.8, a corrente em um JFET é determinada em ID= EuDSS, mas voltagem VDSmaior do que VP é estabelecido pela carga conectada.

A seleção da notação IDSS é baseada no fato de que é a corrente Drain to Source com um link em curto-circuito entre a porta e a fonte.

Uma investigação mais aprofundada nos dá a seguinte avaliação:

euDSSé a corrente de drenagem mais alta para um JFET e é estabelecida pelas condições VGS= 0 V e VDS> | VP |.

Observe que na Fig. 5.6 VGSé 0 V para o trecho completo da curva. Nas seções a seguir, aprenderemos como os atributos da Fig. 5.6 são influenciados conforme o nível de VGSé variado.

VGS <0V

A volatilidade aplicada na porta e na origem é designada como VGS, que é responsável por controlar as operações JFET.

Se tomarmos o exemplo de um BJT, assim como as curvas de ICvs VESTAsão determinados para vários níveis de IB, da mesma forma as curvas de IDvs VDSpara vários níveis de VGSpode ser criado para uma contraparte JFET.

Para isso, o terminal da porta é ajustado em um potencial inferior contínuo abaixo do nível do potencial da fonte.

Referindo-se à Fig.5.9 abaixo, um -1V é aplicado através dos terminais de porta / fonte para um V reduzidoDSnível.

aplicação de uma tensão negativa à porta de JFET

O objetivo do viés potencial negativo VGSé desenvolver regiões de depleção semelhantes à situação de VGS= 0, mas em V significativamente reduzidoDS.

Isso faz com que o portão atinja um ponto de saturação com níveis mais baixos de VDSconforme indicado na Fig. 5.10 (VGS= -1V).

O nível de saturação correspondente para IDpode ser reduzido e, na verdade, continua diminuindo conforme VGStorna-se mais negativo.

Você pode ver claramente na Fig. 5.10 como a tensão de compressão continua caindo com uma forma parabólica como VGSfica cada vez mais negativo.

Finalmente, quando VGS= -Vp, torna-se suficientemente negativo para estabelecer um nível de saturação que é eventualmente 0 mA. Neste nível, o JFET está completamente 'DESLIGADO'.

características JFET n-channel com IDSS = 8 mA

O nível de VGSo que faz com que euDpara atingir 0 mA é caracterizado por VGS= VP, em que VPé uma tensão negativa para dispositivos de canal n e uma tensão positiva para JFETs de canal p.

Normalmente, você pode encontrar a maioria das folhas de dados JFET mostrando beliscão tensão especificada como VGS (desligado)em vez de VP.

A área do lado direito do local de compressão na figura acima é o local convencionalmente usado em amplificadores lineares para obter sinal sem distorção. Esta região é geralmente chamada região de corrente constante, saturação ou amplificação linear.

Resistor controlado por tensão

A área que está do lado esquerdo do local de pinch-off na mesma figura, é chamada de região ôhmica ou região de resistência controlada por voltagem.

Nesta região, o dispositivo pode de fato ser operado como um resistor variável (por exemplo, na aplicação de controle automático de ganho), com sua resistência controlada através do potencial de porta / fonte aplicado.

Você pode ver que a inclinação de cada uma das curvas, que também significa a resistência de dreno / fonte do JFET para VDS Ppassa a ser uma função do V aplicadoGSpotencial.

À medida que aumentamos o VGS com potencial negativo, a inclinação de cada curva fica mais e mais horizontal, exibindo níveis de resistência proporcionalmente crescentes.

Podemos obter uma boa aproximação inicial do nível de resistência com relação à tensão VGS, por meio da seguinte equação.

P-Channel JFET funcionando

O layout interno e a construção de um JFET de canal p é precisamente idêntico ao da contraparte de canal n, exceto que as regiões de materiais do tipo p e n são invertidas, conforme mostrado abaixo:

JFET do canal p

As direções do fluxo de corrente também podem ser vistas como invertidas, junto com as polaridades reais de tensão VGS e VDS. No caso de um JFET de canal p, o canal ficará restrito em resposta ao aumento do potencial positivo através da porta / fonte.

A notação com um subscrito duplo para o VDSdará origem a tensão negativa para VDS, conforme mostrado nas características da Fig.5.12. Aqui, você pode encontrar euDSSa 6 mA, enquanto uma tensão de corte em VGS= + 6V.

Por favor, não fique confuso devido à presença de ti sinal menos para o VDS. Simplesmente indica que a fonte carrega um potencial maior do que o dreno.

características JFET do canal p

Você pode ver que as curvas para V altoDSos níveis aumentam abruptamente para valores que parecem irrestritos. As subidas verticais indicadas simbolizam uma situação de colapso, o que significa que a corrente através do dispositivo de canal é totalmente controlada pelo circuito externo neste ponto do tempo.

Embora isso não seja aparente na Fig. 5.10 para dispositivos de canal n, pode ser uma possibilidade sob tensão suficientemente alta.

Esta região pode ser eliminada se o VDS (max)é anotado na folha de dados do dispositivo, e o dispositivo é configurado de modo que o VDSvalor é menor do que este valor anotado para qualquer VGS.




Anterior: 5 melhores circuitos amplificadores de 40 watts explorados Próximo: 2N3055 Folha de Dados, Pinagem, Circuitos de Aplicação