Loop de bloqueio de fase trabalhando com aplicativos

Experimente Nosso Instrumento Para Eliminar Problemas





O loop de fase bloqueada é um dos blocos básicos em sistemas eletrônicos modernos. Geralmente é usado em multimídia, comunicação e em muitas outras aplicações. Existem dois tipos diferentes de PLLs - lineares e não lineares. O não linear é difícil e complicado de projetar no mundo real, mas a teoria de controle linear é bem modelada em PLLs analógicos. O PLL provou que um modelo linear é suficiente para a maioria das aplicações eletrônicas.

O que é um loop de fase bloqueada?

Um loop de bloqueio de fase consiste em um detector de fase e um oscilador controlado por tensão. A saída do detector de fase é a entrada do oscilador controlado por tensão (VCO) e a saída do VCO é conectada a uma das entradas de um detector de fase que é mostrado abaixo no diagrama de blocos básico. Quando esses dois dispositivos são alimentados um ao outro, o loop se forma.




DIAGRAMA BÁSICO DE LOOP BLOQUEADO DE FASE

DIAGRAMA BÁSICO DE LOOP BLOQUEADO DE FASE

Diagrama de blocos e princípio de funcionamento do PLL

O loop de bloqueio de fase consiste em um detector de fase, um oscilador controlado por tensão e, entre eles, um filtro passa-baixo é fixado. O sinal de entrada 'Vi' com uma frequência de entrada 'Fi' é concedido por um detector de fase. Basicamente, o detector de fase é um comparador que compara a frequência de entrada fi com a frequência de feedback fo. A saída do detector de fase é (fi + fo), que é uma tensão DC. O detector fora de fase, ou seja, a voltagem DC é inserida no filtro passa-baixo (LPF), remove o ruído de alta frequência e produz um nível DC constante, ou seja, Fi-Fo O Vf também é uma característica dinâmica do PLL.



Diagrama de blocos PLL

Diagrama de blocos PLL

A saída do filtro passa-baixo, ou seja, o nível DC é passado para o VCO. O sinal de entrada é diretamente proporcional à freqüência de saída do VCO (fo). As frequências de entrada e saída são comparadas e ajustadas por meio do loop de feedback até que a frequência de saída seja igual à frequência de entrada. Portanto, o PLL funciona como execução livre, captura e bloqueio de fase.

Quando não há tensão de entrada aplicada, é considerado um estágio de funcionamento livre. Assim que a frequência de entrada aplicada ao VOC muda e produz uma frequência de saída para comparação, é chamado de estágio de captura. A figura abaixo mostra o diagrama de blocos do PLL.

Detector de Loop com Bloqueio de Fase

O detector de loop com bloqueio de fase compara a frequência de entrada e a frequência de saída do VCO para produzir uma tensão CC que é diretamente proporcional à distinção de fase das duas frequências. Os sinais analógicos e digitais são usados ​​no loop de bloqueio de fase. A maior parte do PLL monolítico circuitos integrados usam um detector de fase analógico e a maioria dos detectores de fase são do tipo digital. Um circuito de mistura duplo balanceado é comumente usado em detectores de fase analógicos. Alguns detectores de fase comuns são fornecidos abaixo:


Detector de fase OU exclusivo

Um detector de fase OR exclusivo é do tipo CMOS IC 4070. As frequências de entrada e saída são aplicadas ao detector de fase EX OR. Para obter a saída alta, pelo menos uma entrada deve ser baixa e as outras condições de saída são baixas, o que é mostrado na tabela verdade abaixo. Vamos considerar a forma de onda, as frequências de entrada e saída, ou seja, fi e fo têm uma diferença de fase de 0 graus. Então, a tensão de saída DC do comparador será uma função da diferença de fase entre as duas entradas.

estar

para

Vdc

baixo

baixo

baixo

baixo

Alto

Alto

Alto

Baixo

Alto

Alto

Alto

baixo

As funções da diferença de fase entre fi e fo são mostradas no gráfico da tensão de saída DC. Se o detector de fase for 180 graus, a tensão de saída é máxima. Se ambas as frequências de entrada e saída forem de onda quadrada, esses tipos de detectores de fase serão usados.

Detector de fase OU exclusivo

Detector de fase OU exclusivo

Detector de fase de disparo de borda

Um detector de fase de disparo de borda é usado quando as frequências de entrada e saída estão em forma de onda de pulso, que é inferior a 50% do ciclo de trabalho. O flip-flop R-S é usado para os detectores de fase, que é mostrado na figura abaixo. Para de R-S chinelo de dedo , as duas portas NOR são cruzadas. A saída do detector de fase pode mudar seu estado lógico acionando o flip-flop R-S. A borda positiva das frequências de entrada e saída pode alterar a saída do detector de fase.

Detector de Fase Edge Trigger

Detector de fase de disparo de borda

Detector de fase monolítica

Um detector de fase monolítica é do tipo CMOS, ou seja, IC 4044. É altamente compensado pela sensibilidade harmônica e os problemas do ciclo de trabalho são abandonados, pois o circuito pode responder apenas à transição do sinal de entrada. Em aplicações críticas, é o detector de fase mais febril. As variações independentes da amplitude estão livres do erro de fase, da tensão de erro de saída e do ciclo de trabalho das formas de onda de entrada.

Aplicações de Loop com Fase Bloqueada

  • Redes de demodulação FM para operações FM
  • É usado em controles de velocidade do motor e filtros de rastreamento.
  • É usado em decodificações de deslocamento de frequência para frequências portadoras de demodulação.
  • É usado na hora de conversores digitais.
  • É usado para redução de jitter, supressão de distorção e recuperação de clock.

Isso é tudo sobre o funcionamento e o princípio operacional do loop de bloqueio de fase e suas aplicações. Esperamos que as informações fornecidas neste artigo sejam úteis para você saber algo sobre o projeto e entendê-lo. Além disso, se você tiver alguma dúvida sobre este artigo e projetos elétricos e eletrônicos você pode comentar na seção abaixo. Aqui está uma pergunta para você, qual é a melhor forma de simular o PLL para estabilidade?

Créditos fotográficos: