Usando um conjunto de redes latch / reset, torna-se possível permitir que uma lógica se mova em uma sequência para frente, ligando um determinado conjunto de saídas HIGH, em resposta a um clock de entrada alternado. E uma vez que o limite máximo é alcançado, os relógios de entrada começam a desligar ou retirar a sequência na ordem oposta.

“vantagens e desvantagens do cabo de fibra ótica ”

Assim, a seqüência ascendente e descendente é controlada por meio de um único sinal de relógio de entrada oscilante.

O processo também pode ser explicado da seguinte forma:

Em resposta a um relógio de comutação aplicado, o circuito começa a adicionar lógicas HIGH nas saídas em uma sequência incremental e uma vez que o limite máximo é atingido, ele começa a subtrair o HIGH da saída, tornando-os BAIXOS na sequência oposta, em resposta ao sinais de relógio.

Aqui, apenas 4 saídas são mostradas desde o IC 4043 tem apenas 4 pares de travas de ajuste / reinicialização , no entanto, o número poderia ser possivelmente aumentado colocando em cascata o IC 4017 e adicionando outro 4043 IC com o existente. Isso nos permitiria obter 8 números de sequenciamento set / reset ou 8 pares de saídas up / down.

Inscrição

Este circuito pode ser muito útil para controlar um determinado parâmetro de forma que qualquer aumento adicional do parâmetro seja inibido assim que o limite máximo for excedido e, inversamente, o processo é restaurado e iniciado quando o limite volta para dentro da faixa.

Por exemplo, pode ser aplicado em pequenos elevadores para permitir que apenas 3 pessoas entrem no elevador; uma vez que este limite exceda, o elevador é impedido de arrancar, mas assim que o limite for restaurado o elevador pode mover-se.

Circuito Controlador de Sequência UP DOWN

Como funciona este sequenciador UP / DOWN

Este circuito foi originalmente criado para inicializar as fontes de alimentação em sequência e, posteriormente, desligá-las pela segunda vez na sequência oposta. Esse recurso pode ser frequentemente útil para mexer em equipamentos e circuitos onde a energia precisa ser empregada e retirada em uma ordem específica.

A seção principal do circuito é o contador de décadas do cavalo de trabalho IC 4017 CMOS. As saídas Q1 a Q4 estão acostumadas a estabelecer travas em série na ordem de 1-2-3-4, após o que a contagem é interrompida. Pressionar o interruptor S1 permite que a contagem continue, e agora as saídas do contador Q5 a Q8 são aplicadas para redefinir as travas na sequência oposta, ou seja, na ordem 4-3-2-1. A última saída, Q9, é utilizada para parar o contador.

Assim que a energia é ligada, C2 e R2 primeiro colocam o contador na posição de reset. Uma vez que a tensão da fonte de alimentação se torna estável, o sinal de reset eventualmente fica baixo, permitindo que o 4017 comece a contagem no sinal de relógio de 1 Hz que é adquirido através de um oscilador composto de IC1d, R3 e C3.

O pinos de saída do IC 4017 são disparados em sucessão com cada borda ascendente do pulso do clock. No entanto, quando o pulso do clock seguinte chega, a última saída é desligada.

As travas na trava RS quádrupla tipo 4043 possibilitam que as saídas permaneçam ativadas. IC2 para de contar em Q4 por causa de IC1b que remove o sinal de ativação de relógio no pino 13 através de IC1a.

Para permitir que o 4017 continue a contagem e, portanto, desligue as saídas, S1 precisa ser pressionado, o que restabelece a ativação do relógio no pino 13.

As saídas do contador Q5 a Q8 são conectadas às entradas de reinicialização das travas, de modo que à medida que a sequência IC2 desce, as travas são reiniciadas na direção reversa. O processo de contagem é finalmente interrompido em Q9 por IC lc, que mais uma vez tira o sinal de habilitação do relógio.
Resistores pull-up de alto valor e baixa corrente (R4-R7) são empregados nas entradas de 'reset' de trava para evitar situações de partida indefinidas.