Noções básicas de travas em eletrônica digital

Noções básicas de travas em eletrônica digital

No eletrônica digital , uma trava é um tipo de circuito lógico , e também é conhecido como um biestável multivibrador . Porque tem dois estados estáveis: ativo alto e ativo baixo. Ele funciona como um dispositivo de armazenamento, mantendo os dados por meio de uma linha de feedback. Ele armazena 1 bit de dados enquanto o aparelho estiver ativado. Uma vez que o enable é declarado, o latch instantaneamente pode alterar os dados armazenados. Ele testa constantemente as entradas assim que o sinal de habilitação é ativado. O funcionamento desses circuitos pode ser feito em 2 estados com base no sinal de habilitação sendo alto ou baixo. Quando o circuito de trava está em um estado alto ativo, ambos os i / ps estão baixos. Da mesma forma, quando o circuito de trava está em um estado ativo baixo, ambos os i / ps estão altos.



Diferentes tipos de travas

As travas podem ser classificadas em diferentes tipos, que incluem Trava SR, Trava com portão S-R , Trava D , Trava Gated D, Trava JK e Trava T.


Trava SR

A Trava SR (Set / Reset) é um aparelho assíncrono e funciona separadamente para sinais de controle, dependendo do estado S e das entradas R. O SR-latch usando portas 2-NOR com uma conexão de loop cruzado é exibido abaixo. Essas travas podem ser construídas com Portões NAND também, no entanto, as duas entradas são trocadas e canceladas. Por isso, é chamado de SR’-latch.





Trava SR

Trava SR

Sempre que uma entrada alta é fornecida para a linha S da trava, a saída Q aumenta. No processo de feedback, a saída Q permanecerá alta, quando a entrada S ficar baixa mais uma vez. Dessa forma, a trava funciona como um dispositivo de memória.



Da mesma forma, uma entrada alta é dada à linha R da trava, então a saída Q vai baixa (e Q 'alta), então a memória da trava será efetivamente reiniciada. Quando ambas as entradas da trava estão baixas, ela permanece em seu estado de definição anterior ou estado de reinicialização. O tabela de transição de estado ou tabela verdade de trava SR é mostrado abaixo.

S R Q

Q ’

00Robusto

Robusto

0

101
101

0

1

10

0

Quando ambas as entradas são altas ao mesmo tempo, há um problema: está sendo dito para gerar simultaneamente um Q alto e Q baixo. Isso gera uma condição de corrida no circuito, qualquer um dos flip-flop atinge algo ao alterar primeiro responderá ao outro e se declarará . De preferência, ambos Portas lógicas são iguais e o dispositivo ficará em uma condição indefinida por um estágio indefinido.


Trava SR fechada

Em alguns casos, pode ser comum pedir quando a trava pode e não pode travar. A simples extensão de um Trava SR nada mais é do que um trava SR fechada . Ele fornece uma linha Enable que deve ser elevada antes que as informações possam ser capturadas. Embora uma linha de controle seja necessária, a trava não é síncrona devido às entradas que podem alterar a saída mesmo no meio de um pulso de habilitação.

Trava SR fechada

Trava SR fechada

Quando a entrada de um Enable é baixa, o o / ps das portas também deve ser menor, portanto, as saídas Q&Q permanecem travadas em direção às informações anteriores. Simplesmente quando o I / p habilitado está alto, pode-se alterar a posição da trava, conforme mostrado na forma tabular. Conforme a linha de habilitação é declarada, uma trava SR fechada é igual no processo em relação a uma trava SR. Às vezes, uma linha de ativação é um sinal CLK, no entanto, é um strobe de leitura / gravação.

CLK

S R

Q (t + 1)

0

XXQ (t) (sem alteração)
100

Q (t) (sem alteração)

1

010
110

1

1

11

X

Trava D

A trava de dados é uma expansão fácil para a trava SR fechada que elimina a chance de estados inaceitáveis ​​de entrada. Como a trava SR fechada nos permite prender a saída sem empregar as entradas de S ou R, podemos eliminar um dos i / ps acionando ambas as entradas com um driver oposto. Eliminamos uma entrada e a tornamos automaticamente oposta à entrada residual.

Trava D

Trava D

O D-latch gera a entrada de D quando a linha de habilitação está alta, caso contrário, a saída é qualquer que seja a entrada D sempre que a entrada de habilitação estava alta. Esta é a razão pela qual é conhecida como trava transparente. Quando Ativar é declarado, a trava é chamada de transparente e os sinais se propagam diretamente através dela, caso não esteja presente.

É

D Q Q ’

0

0Robusto

Robusto

0

1Robusto

Robusto

1

001
111

0

Trava com portão D

PARA trava D fechada é projetado simplesmente mudando uma trava SR fechada, e a única mudança na trava SR fechada é que a entrada R deve ser modificada para S. A trava fechada não pode ser formada a partir da trava SR usando NOR é mostrado abaixo.

Trava com portão D

Trava com portão D

Sempre que o CLK de outra forma habilitado estiver alto, o o / p travará qualquer coisa na entrada do D. Da mesma forma, quando o CLK estiver baixo, então D i / p para o habilitado final alto é a saída.

CLK

D Q (t + 1)
0X

Q (t)

1

00
11

1

O circuito da trava não experimentará um estado de corrida devido à única entrada D ser invertida para oferecer a ambas as entradas. Portanto, não há possibilidade de um estado de entrada semelhante. Assim, o circuito de trava D pode ser usado com segurança em vários circuitos.

JK Latch

Os dois Trava JK , assim como a trava RS, é semelhante. Esta trava compreende duas entradas, nomeadamente J e K, que são mostradas no diagrama de porta lógica a seguir. Neste tipo de trava, o estado obscuro foi removido aqui. Quando as entradas da trava JK estão altas, a saída será alternada. A única diferença que podemos observar aqui é o feedback de saída para as entradas, que não está presente no RS-latch.

JK Latch

JK Latch

Trava em T

O Trava T pode ser formado sempre que as entradas de trava JK estiverem em curto. A função de T Latch será assim quando a entrada do latch for alta e, em seguida, a saída será alternada.

Trava em T

Trava em T

Vantagens das travas

O vantagens das travas inclui o seguinte.

  • O projeto de travas é muito flexível quando comparamos com FFs (flip-flops)
  • As travas utilizam menos energia.
  • O desempenho do latch no projeto do circuito de alta velocidade é rápido porque eles são assíncronos dentro do projeto e não há necessidade de sinal CLK.
  • A forma da trava é muito pequena e ocupa menos área
  • Se a operação do circuito baseado em trava não for concluída em um tempo definido, eles tomam emprestado o tempo necessário de outros para concluir a operação
  • As travas fornecem uma sincronização agressiva quando contrastadas com circuitos flip-flop .

Desvantagens das travas

O desvantagens das travas inclui o seguinte.

  • Haverá uma chance de afetar a condição da corrida, então isso é menos esperado.
  • Quando uma trava é sensível ao nível, existe uma chance de metaestabilidade.
  • A análise do circuito é difícil devido à propriedade de sensibilidade ao nível.
  • O circuito pode ser testado usando um programa CAD extra

Aplicação de travas

O aplicações de travas inclui o seguinte.

  • Geralmente, as travas são usadas para manter as condições dos bits para codificar números binários
  • As travas são elementos de armazenamento de bit único amplamente usados ​​na computação, bem como no armazenamento de dados.
  • As travas são usadas em circuitos como o power gating & clock como um dispositivo de armazenamento.
  • As travas D são aplicáveis ​​a sistemas assíncronos, como portas de entrada ou saída.
  • As travas de dados são usadas em sistemas bifásicos síncronos para reduzir a contagem de trânsito.

Portanto, trata-se de uma visão geral das travas. Estes são os blocos de construção para circuitos sequenciais . O projeto disso pode ser feito usando portas lógicas. Sua operação depende principalmente da entrada de uma função de habilitação. Aqui está uma pergunta para você, quais são os dois estados de funcionamento das travas?